André Seznec, un architecte des microprocesseurs

André Seznec débute sa carrière à Rennes, en 1983, où il y vit et travaille toujours aujourd'hui. Mais bien au-delà de la Bretagne, ses nombreux travaux sur l'architecture des microprocesseurs et les microarchitectures lui valent d'être reconnu internationalement comme l'un des chercheurs qui comptent dans ce domaine. Il décroche par exemple en 2010 une subvention européenne de cinq ans (ERC Advanced Grant), reçoit en 2012 la première Intel Research Impact Medal, obtient en 2013 et 2016 les titres d’IEEE Fellow et d'ACM Fellow, et remporte en 2020 le prix IEEE B. Ramakrisna Rau.

André Seznec s'est mis en disponibilité de son poste de chercheur permanent chez Inria début 2021 et il mène actuellement des travaux pour la société Intel.

Depuis ses débuts, André Seznec se consacre aux architectures de processeurs. Ses recherches ont progressé à mesure que se sont miniaturisés et développés ces composants, chargés d'exécuter les instructions d'un ordinateur et de traiter les données des programmes. Les années 1990 et 2000 ont été « un âge d'or pour la discipline, puisque l'on a assisté à cette époque à une explosion du nombre de transistors des microprocesseurs », souligne le chercheur. Lui a commencé par faire une thèse sur « l’étude des multiprocesseurs fortement pipelinés » sous la direction de Jacques Lenfant, qui présidera par la suite l'université de Rennes 1.

« Les multiprocesseurs sont les ancêtres des processeurs multicœurs actuels, explique André Seznec. À l’époque, un processeur occupait une grande carte électronique de 60-80 cm sur 50-60 cm, la mémoire se trouvait sur d’autres cartes et on regroupait une dizaine, voire plus, de processeurs haute performance au sein d’un multiprocesseur. » Il ajoute que le "pipeline" consiste à « diviser la vie d'une instruction en N étapes afin d’exécuter simultanément N instructions, chacune dans une étape ». Ce qui permet d'accélérer les calculs : « On n'attend pas la fin de l'exécution d'une instruction avant de lancer la suivante. »

André Seznec devient chercheur Inria à l’Irisa (laboratoire commun à plusieurs établissements, dont Inria, le CNRS, des universités...) à Rennes à l’issue de sa thèse de doctorat. Il conçoit et réalise un prototype d'accélérateur de calcul matriciel. « Ce travail m'a beaucoup appris pour la suite de mes recherches qui se sont orientées vers 1990 sur l’architecture des microprocesseurs, relève-t-il. On pouvait désormais intégrer sur un seul composant d'une taille de 2 à 3 cm² tout un processeur haute performance, puis rapidement une grande partie de la hiérarchie mémoire. Je me suis familiarisé avec le design des processeurs. »

Par la suite, André Seznec développe des architectures de mémoire cache (la partie de la mémoire qui stocke temporairement des données afin d’accélérer les calculs d’un ordinateur) et des mécanismes de prédiction de branchement (les fonctionnalités permettant de prédire le résultat d'un branchement et ainsi d'optimiser l'utilisation du pipeline). Il n'a jamais cessé de s'intéresser à ces deux sujets.

J'ai fait mon trou dans ces deux domaines de recherche, qui m'ont valu la plupart des distinctions qui m'ont été décernées depuis, indique-t-il. J’ai aussi poussé les portes pour présenter mes travaux aux principaux industriels des microprocesseurs : Intel, ARM, AMD, IBM, Motorola, Qualcomm, Sun Microsystems, etc. Je pouvais ainsi leur diffuser des idées et des suggestions de développement. 

L’année 1994 constitue une autre étape charnière pour André Seznec : Il fonde l'équipe-projet CAPS (pour "Compilateur, architecture parallèle et systèmes"), qu'il dirigera jusqu'en 2008, puis en 2009 l’équipe-projet ALF.

Les mécanismes que nous avons développés ont inspiré de nombreux fabricants de processeurs.

En 1999, André Seznec a pris une année sabbatique pour travailler dans les laboratoires américains du constructeur Compaq (ensuite racheté par Hewlett Packard). « J'ai participé à la définition et au design du processeur Alpha EV8 de ce constructeur. Ce devait être le processeur le plus rapide des années 2002-2005. Hélas le projet n’a pas abouti, mais nous avons donc pu partager avec la communauté scientifique le design du prédicteur de branchement, qui reste une référence aujourd'hui. »

Au milieu des années 2000, André Seznec crée le prédicteur de branchement TAGE, toujours considéré comme l’état de l’art des prédicteurs de branchement. Il a choisi de céder les rênes de l'équipe, en 2016 – « Place aux jeunes ! » –, et ALF a été remplacée par PACAP (pour "Performance des applications par la compilation et l'architecture des processeurs"). Le but de cette équipe-projet, à laquelle participait André Seznec jusqu’en 2020, est d'améliorer « la performance des ordinateurs », et autrement dit « la vitesse à laquelle les programmes s'exécutent ». La course à la meilleure architecture se poursuit.

• Pour les débutants : Mémoire et unité centrale, un couple dédié à l’exécution des programmes, Interstices, 21/6/2019.
• Le processeur qui spéculait plus qu’un trader, par Arthur Perais, Binaire, 22/2/2017. « La contribution la plus remarquable faite par l'équipe-projet ALF avec le financement ERC », précise André Seznec.
• Les processeurs multicœurs aujourd’hui et demain, podcast Interstices, 28/1/2011
• PER-18: André Seznec on effective value prediction implementation (vidéo en anglais) HiPEAC TV, 30/5/2018.
• André Seznec and Daniel A. Jimenez, « Branch Prediction: Jim, Yale, André, Daniel and the others » (vidéo en anglais), Yale : 80 in 2019, 1/7/2019.